SMT焊盤結(jié)構(gòu)詳解
發(fā)布時(shí)間:2016-08-02 07:57:32 分類:企業(yè)新聞
焊盤(land),表面貼裝裝配的基本構(gòu)成單元,用來(lái)構(gòu)成電路板的焊盤圖案(land pattern),即各種為特殊元件類型設(shè)計(jì)的焊盤組合。沒(méi)有比設(shè)計(jì)差勁的焊盤結(jié)構(gòu)更令人沮喪的事情了。當(dāng)一個(gè)焊盤結(jié)構(gòu)設(shè)計(jì)不正確時(shí),很難、有時(shí)甚至不可能達(dá)到預(yù)想的焊接點(diǎn)。焊盤的英文有兩個(gè)詞:Land 和 Pad ,經(jīng)??梢越惶媸褂?可是,在功能上,Land 是二維的表面特征,用于可表面貼裝的元件,而 Pad 是三維特征,用于可插件的元件。作為一般規(guī)律,Land 不包括電鍍通孔(PTH, plated through-hole)。旁路孔(via)是連接不同電路層的電鍍通孔(PTH)。盲旁路孔(blind via)連接外層與一個(gè)或多個(gè)內(nèi)層,而埋入的旁路孔只連接內(nèi)層。
如前面所注意到的,焊盤Land通常不包括電鍍通孔(PTH)。一個(gè)焊盤Land內(nèi)的PTH在焊接過(guò)程中將帶走相當(dāng)數(shù)量的焊錫,在許多情況中產(chǎn)生焊錫不足的焊點(diǎn)??墒牵谀承┣闆r中,元件布線密度迫使改變到這個(gè)規(guī)則,值得注意的是對(duì)于芯片規(guī)模的封裝(CSP, chip scale package)。在1.0mm(0.0394")間距以下,很難將一根導(dǎo)線布線通過(guò)焊盤的“迷宮”。在焊盤內(nèi)產(chǎn)生盲旁通孔和微型旁通孔(microvia),允許直接布線到另外一層。因?yàn)檫@些旁通孔是小型和盲的,所以它們不會(huì)吸走太多的焊錫,結(jié)果對(duì)焊點(diǎn)的錫量很小或者沒(méi)有影響。
有許多的工業(yè)文獻(xiàn)出于IPC(Association Connecting Electronics Industries), EIA(Electronic Industry Alliance)和JEDEC(Solid State Technology Association),在
設(shè)計(jì)焊盤結(jié)構(gòu)時(shí)應(yīng)該使用。主要的文件是IPC-SM-782《表面貼裝
設(shè)計(jì)與焊盤結(jié)構(gòu)標(biāo)準(zhǔn)》,它提供有關(guān)用于表面貼裝元件的焊盤結(jié)構(gòu)的信息。當(dāng)J-STD-001《焊接電氣與電子裝配的要求》和IPC-A-610《電子裝配的可接受性》用作焊接點(diǎn)工藝標(biāo)準(zhǔn)時(shí),焊盤結(jié)構(gòu)應(yīng)該符合IPC-SM-782的意圖。如果焊盤大大地偏離IPC-SM-782,那么將很困難達(dá)到符合J-STD-001和IPC-A-610的焊接點(diǎn)。
元件知識(shí)(即元件結(jié)構(gòu)和
機(jī)械尺寸)是對(duì)焊盤結(jié)構(gòu)
設(shè)計(jì)的基本的必要條件。IPC-SM-782廣泛地使用兩個(gè)元件文獻(xiàn):EIA-PDP-100《電子零件的注冊(cè)與標(biāo)準(zhǔn)
機(jī)械外形》和JEDEC 95出版物《固體與有關(guān)產(chǎn)品的注冊(cè)和標(biāo)準(zhǔn)外形》。無(wú)可爭(zhēng)辯,這些文件中重要的是JEDEC 95出版物,因?yàn)樗幚砹藦?fù)雜的元件。它提供有關(guān)固體元件的所有登記和標(biāo)準(zhǔn)外形的
機(jī)械圖。
JEDEC出版物JESD30(也可從JEDEC的網(wǎng)站免費(fèi)下載)基于封裝的特征、材料、端子位置、封裝類型、引腳形式和端子數(shù)量,定義了元件的縮寫語(yǔ)。特征、材料、位置、形式和數(shù)量標(biāo)識(shí)符是可選的。
來(lái)源:
SMT焊盤結(jié)構(gòu)詳解